⑲ 日本国特許庁(JP)

①特許出願公開

平3-295264 ⑫ 公 開 特 許 公 報 (A)

®Int. Cl. 5

識別記号

庁内整理番号

43公開 平成3年(1991)12月26日

25/065 H 01 L

25/07 25/18

6412-4M K

> H 01 L 25/08 7638-4M

Z

審査請求 未請求 請求項の数 3 (全4頁)

60発明の名称

マルチチツプ半導体装置

頭 平2-96422 21)特

願 平2(1990)4月13日 23出

石 \mathbf{H} ⑫発 明 者

弄 冶 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作

所生産技術研究所内

坂 明 者 @発

勝

神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作

所生産技術研究所内

株式会社日立製作所 願 人 の出

東京都千代田区神田駿河台4丁目6番地

弁理士 小川 勝男 倒代 理 人

外1名

細

1. 発明の名称

マルチチップ半導体装置

- 2. 特許請求の範囲
 - 1.フィルムキャリアテープに半導体チップを電 気的に接続したフイルムキャリア半導体装置を 複数個積み重ねたマルチチップ半導体装置にお いて、

最下層の組立用枠は凹状の箱形とし、それ以外 の組立枠は全てチップ搭載部分を除き、上下が 貫通した開口部を設け、前記組立枠と樹脂封止 をしていない前記フイルムキャリア半導体装置 を用いて積層した後、上層枠側から樹脂を滴下 注入して、前記マルチチップ半導体装置の全体 を樹脂封止したことを特徴とするマルチチップ 半導体装置。

2 . フィルムキャリア半導体装置を複数個積み重 ねたマルチチップ半導体装置において、最下層 の組立用枠は凹状の箱形とし、それ以外の枠に は上下が貫通した開口部を設け、前記組立枠と 樹脂封止後のフイルムキャリア半導体装置を用 いて積層した後、上層枠側から、樹脂を適下注 入して、最上層のアウタリード接合部を含め、 前記マルチチップ半導体装置の全体を樹脂封止 したことを特徴としたマルチチップ半導体装置。

- 3. 請求項1または2において、アウタリードに 対応してピンが配置されている絶縁板の蓋を付 加したマルチチップ半導体装置。
- 3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は半導体装置の構造とその製造法に係り、 特に、フイルムキャリアを用いた大容量マルチチ ップ半導体装置に関する。

〔従来の技術〕

半導体メモリは、大型コンピュータ,ワークス テイション、パソコン、ワープロ等の情報機器に 多量に使用されている。今後、これらの機器の高 性能化、製品拡大がさらに進むことから、ここに 使われている半導体メモリの需要も加速的増大し ていくものと予想される。これに対し、大容量の メモリを必要とする装置では、機器内での半導体 メモリが占める実装面積は増大する方向にあり、 これが機器の小形、軽量化を阻害する最大の要因 となっている。この問題の解決法として、その一 つは従来から強力に押し進められているチップ内 素子の高集積化による一チップ当りのメモリ容量 増大である。また、他の一つはパッケージングさ れたメモリモジュールをプリント配線板に高密度 に実装する方法であり、さらに、他の一つは、特 開昭59-194460号及び特開昭61-185958号公報に 述べられているように、複数個の半導体チップを 厚さ方向に積み重ねて高密度化を図るものである。 これらのうち、チップ内素子の高集積化は従来技 術の延長では解決出来ない新しい局面に来ており、 新技術。生産設備の開発が必要である。プリント 配線板への高密度実装方法はモジュールの小形化. プリント板への両面実装、ZIP(Zcgzaginー line Package)部品の採用等が行なわれており、 一個のチップを一パッケージングとしたモジュー ルを使う範囲ではこれ以上の大幅な高密度化は難

しい状況にある。これに対し、複数個のICチップを厚さ方向に積み重ねる方法が非常に有利であり、種々提案されているが、従来の方法ではなマルチチップ半導体装置をメモリ基板に搭載に搭載で担立用枠とフィルの接種で担立用枠とフィドのをもつアを置(以下TAB)のアウタリードの接・対のなりで、接合強度の変動増大、温度サイクル寿命の低下、接合端子間短絡が発生しやすくなる等の不具合があった。

〔発明が解決しようとする課題〕

本発明の目的は、上記従来の不具合点を除去した半導体装置を提供することにある。

[課題を解決するための手段]

上記目的は、組立枠に開口部の無い凹状の箱形枠とチップ搭載部分全て貫通した開口形枠もしくはチップ搭載部を除いた部分だけを貫通させた開口形枠を用い、最下層に凹状の箱形枠を用いてオルムキャリア半導体装置(TAB)を積層を通下注入して、最上層のアウタリード接合部を含め、マルチチップ半導体

装置全体を樹脂封止したり、さらに、その上に上 蓋を付加してアウタリード部に押し付け荷重を作 用させるようにしたことにより達成される。

(作用)

すなわち、フィルムキャリアテープに半導体チ ップを電気的に接続したフィルムキャリア半導体 装置を組立用枠を介して、二個以上積み重ねてな るマルチチップ半導体装置において、最下層の粗 立枠は開口部のない凹状の箱形枠とし、それ以外 の層のものは開口部のある開口形枠とした。これ により、マルチチップ半導体装置の上層枠側から、 滴下注入された樹脂は、開口形枠を通過して、最 下層枠に貯留され、順に最上層表面まで満し、ア ウタリード部分も含め、マルチチップ半導体全体 を封止する。また、さらにその上に絶縁板にアウ タリードに対応してピンが配置された上蓋を接着 させ付加した。これによって、マルチチップ半導 体装置をメモリモジュウール基板にはんだリフロ で搭載しても、マルチチップ半導体装置全体が樹 脂で固定されているため、枠とアウタリード接合

部が剥離することがなく、接合の信頼性が向上し、 耐温度サイクル寿命に優れたマルチチップ半導体 装置が得られる。

〔実施例〕

以下、本発明の一実施例を第1図ないし第6図により説明する。第1図は本発明によるマルチチップ半導体装置の平面図である。第2図は第1図のマルチチップ半導体装置の断面図である。第3図はリードピン上蓋でマルチチップ半導体装置を密封した本発明の実施例の断面図である。第4図・第5図・第6図は本発明によるマルチチップ半導体装置の組立用枠の平面図及び断面図であり、あるのは最下層用、第5図は上層用の枠断面である。本実施例ではチップ搭載部分に放熱用金属がある枠を用いた。

第1 図及び第2 図において、マルチチップ半導体装置用枠1 は基材がガラスエポキシ系で第4 図。第5 図。第6 図に示すように基材を凹形に切削するとともに、上層用は半導体搭載部分および放熟用メタライズ部分7、7′を除き、基板を貫通し

た閉口部15、15′が設けられているが最下層枠は 底のある箱形となっている。これらの枠には TABのアウタリード10に対応するようにアウタ リード接続用端子 2 が設けられチップ搭載部には 放熱用メタライズ 7、 7′が設けられている。ア ウタリード接続端子 2、 放熱用メタライズ 7、7′ の表裏の配線パターンはスルホール 5、 5′、6 及び 3 で電気的及び熱伝導的に導通がとられている。

この組立枠を用いて、第1図、第2図、第3図のマルチチップ半導体装置の組立は大略、次の様な手順で行われる。まず、第4図に示すガラスエポキシ基板で作られた最下層用の組立用枠1に設けられたピンと枠1の組立位置合わせば、その上に下角8を乗せては置を合わせる。更に、年の上に第5図に、第1図、第3図に示す様にn段(ここでは四段)、、送次、積層する。積層後、ガラス転移温度140°Cエポキ

になる上蓋付のマルチチップ半導体装置の断面図、 第4図は本発明によるマルチチップ半導体装置の 組立用枠の平面図、第5図及び第6図は本発明に よるマルチチップの半導体装置の組立用枠の断面 図である。

1 …組立用枠

2 …接続用端子

3 … スルホール

4 … 位置合せ用孔

5 , 6 … 放熱用金属のスルホール

7 … 放熱用金属

8 … フィルムキャリア半導体装置

12… 封止用樹脂

13… 電極ピン

14… 上蓋

15 … 開口部


シ系樹脂を上層枠表面から注入し、最上層枠のアウタリード接続用端子2の上まで充填したのが第2図であり、さらに、最上層のアウタリード接合部の押え効果及び耐湿性向上のため、樹脂封止されたものに、接合部に対応して、電極ピン13が配置されている絶縁性の蓋14を取りつけ密封したのが第3図である。尚、密封タイプのものでは、封止樹脂が無くても同じ様な効果が得られた。

〔発明の効果〕

本発明によれば、最下層の組立枠は開口部のない凹状の箱形枠とし、上層用枠は開口部のある開口形枠とした。これにより、マルチチップ半導体装置の樹脂封止が可能となり、最上層のアウタリード及び接合部分の押え固定が出来、マルチチップ半導体装置のメモリモジュール基板への搭載時の、枠とアウタリード接合部分の剥離が無くなる。

4. 図面の簡単な説明

第1図は本発明の一実施例のマルチチップ半導体装置の上面図、第2図は同じく本発明になるマルチチップ半導体装置の断面図、第3図は本発明



代理人 弁理士 小川勝り

